行業洞察 I 異構集成 (HI) 與系統級芯片 (SoC) 有何區別？

異構集成 (Heterogeneous integration，HI) 和系統級芯片 (System on Chip，SoC) 是設計和構建硅芯片的兩種方式。異構集成的目的是使用先進封裝技術，通過模塊化方法來應對 SoC 設計日益增長的成本和復雜性。在過去的 20 年里，Cadence 一直支持電子行業以SoC方式幫助我們的客戶追求更大的晶體管密度并不斷突破摩爾定律的界限，一直到 2nm 甚至 1...

賦能系統設計未來，Cadence 亮相 ICCAD 年會

12 月 26 日至 27 日，中國集成電路設計業 2022 年會暨廈門集成電路產業創新發展高峰論壇（ICCAD 2022）在廈門國際會展中心隆重召開，本次年會以“共創新發展，聚焦芯未來”為主題，深入探討新形勢下集成電路產業發展以及未來集成電路設計業面臨的機遇和挑戰。在這場壬寅歲末的行業盛會上，Cadence（楷登電子）也帶來了兩場重量級演講，集中分享了其對前沿趨勢的洞察及業務布局。26 日下午的...

Cadence 宣布為新一代 AI、汽車和移動應用推出業界一流的 8533Mbps LPDDR5X IP 解決方案

這款完整的高性能解決方案經過硅驗證，現已面向客戶開放中國上海，2022 年 12 月 27日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布推出首個 LPDDR5X 存儲器接口 IP 設計，該優化后的設計可達到 8533Mbps 的運行速度，比前一代 LPDDR IP 快 33%。Cadence? LPDDR5X IP 現可供客戶使用，它擁有一個新的高性能、可擴展架構...

技術博客 I 面向電路的噪聲耦合抑制技術

本文要點電子產品中有許多噪聲源，可能出現在系統內部和外部。噪聲耦合抑制技術在電路設計層面和物理布線中實施，以抑制特定的噪聲源?？梢酝ㄟ^布線前和布線后仿真來評估噪聲耦合抑制技術的有效性。任何在示波器上仔細觀察過低電平信號讀數的人都會熟悉電子電路中可能出現的噪聲。出現的各種固有的噪聲源在低信號電平下十分明顯。在其他以典型邏輯電平運行的系統中，由于電磁干擾和電路之間的耦合，會產生外在噪聲。這些噪聲源都需...

行業洞察 I 2030年：從 5G 過渡到 6G

在上個月舉行的電子設計流程研討會 (EDPS) 上，第二天的主題演講由愛立信硅谷的首席技術官 Mallik Tatipamula 主持，Mallik 擁有豐富的電信行業工作經驗，曾在 F5、Juniper Networks、思科、摩托羅拉、Nortel 和印度馬德拉斯理工學院任職。此次的主題演講中，Mallik 首先介紹了移動通信的歷史——1G 時代是 FDMA，即頻分多址。這時每個用戶都有自己的...

技術博客 I 高效差分對布線指南：提高 PCB 布線速度

本文要點PCB 差分對的基礎知識。差分對布線指南，實現更好的布線設計。高效利用 PCB 設計工具?！氨娙耸安窕鹧娓摺?——資源整合通常會帶來更好的結果。畢竟 “三個臭皮匠，頂個諸葛亮”，在電子領域也是如此：較之單一的走線，差分對布線更受青睞。不過，差分對布線可能沒那么容易，因為它們必須遵循特定的規則，這樣才能確保信號的性能。這些規則決定了一些細節，如差分對的走線寬度和間距，以及許多其他方面，如導線...

行業洞察 I 大勢所趨：在汽車設計中融合機械與電子

有人曾說：“機械工程師設計汽車機器，電子工程師設計導航系統，而土木工程師設計道路?！卑凳局@些工程學科彼此獨立工作。然而，彼此獨立地進行設計（至少是對機械和電子工程師來說）越來越難以研發現代產品。機械設計和電子設計正在相互融合，要求對向來彼此獨立的設計學科進行多物理場分析。為克服設計難題，工程負責人需要主動地將以上團隊團結起來?？梢钥隙ǖ氖?，電子系統設計師并不需要設計外殼或機械風扇。但創新型產品要...

Cadence 榮獲六項 2022 TSMC OIP 年度合作伙伴大獎

內容提要Cadence 憑借關鍵的 EDA、云和 IP 創新榮獲 TSMC 大獎Cadence 是 TSMC 3DFabric 聯盟的創始成員之一中國上海，2022 年 12 月 14 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布，其 EDA、IP 和云計算解決方案獲得了 TSMC 頒發的六項 Open Innovation Platform?（OIP）年度合作...