主要好處

• 原理圖設計師和布局工程師可以并行工作
• 高級生產力功能，例如將以前的原理圖設計作為塊或圖紙重復使用
• 平滑集成到預布局模擬和信號分析中
• TüV SüD“適用于用途-TCL1”認證符合ISO 26262汽車功能安全要求

Cadence?Allegro?Design

Authoring是一種企業級設計創建解決方案，允許原理圖設計師快速高效地創建復雜設計。它提供了先進的生產功能，如將以前的原理圖設計部分或全部重復使用。

Allegro Design Authoring允許原理圖設計師和布局工程師并行工作。

圍繞基于團隊的開發，Allegro Design Authoring允許原理圖設計師和布局工程師并行工作。用戶可以使用嵌入式Allegro Constraint Manager捕獲物理和電氣約束并分配設計規則。

Allegro Design Authoring與Allegro AMS模擬器集成，用于模擬和數字模擬以及SI分析，還為FPGA集成提供了多種選項。

汽車TCL1通過ISO 26262認證

業界首個PCB設計和驗證流程實現了“Fit for Purpose - Tool Confidence Level 1 (TCL1)認證，使您能夠滿足嚴格的ISO 26262汽車安全要求。流程包括從設計創作到模擬，再到使用PSpice?、Allegro和OrCAD?產品套件進行物理實現和驗證的所有內容。高性能的設計輸入、模擬和布局編輯工具為設計工程師提供了一個集成環境，以根據單個電路規范驗證安全規范，從而提高設計可信度。有關TüV SüD安全手冊、工具置信度分析（TCA）文件和合規報告的信息，請通過Cadence在線支持下載功能安全文件包。

特征

• 提供原理圖和HDL/Verilog設計輸入
• 分配和管理高速設計規則
• 支持網絡類、總線、擴展網絡和差分對
• 通過強大的庫創建和管理消除返工
• 允許邏輯和物理設計的同步
• 通過系統版本控制實現多用戶并行開發
• 順利集成到預布局模擬和信號分析中
• 支持可定制的用戶界面和企業部署人員