Key Benefits

• 執行時域信號完整性分析，以確認設計滿足指定目標
• 使用靈活的二維和三維可視化結果記錄仿真，包括波形和虛擬漫游
• 使用嵌入式解算器和模擬器為基于布局的電氣規則檢查（ERC）提供優化的工作流

獨特的設備可讓您從單一工具執行廣泛的分析任務，包括電氣規則檢查、互連模型提取、信號完整性（SI）和電源完整性（PI）研究，以及設計階段電磁干擾分析。Cadence?Sigrity? SPEED2000? 該技術是一種基于布局的時域有限差分（FDTD）仿真工具，用于集成電路封裝和/或電路板分析，具有多個工作流，用于指導用戶完成各種分析任務。包括電路和傳輸線模擬與快速專用電磁場解算器的組合，該解算器計算IC封裝和電路板信號和平面上信號、電源和接地之間的動態交互。

Sigrity SPEED2000 ERC工作流的圖形結果

Sigrity SPEED2000技術設計用于流行的芯片/封裝/電路板設計流程。該工具允許您執行時域分析，以確認設計滿足指定目標，它了解復雜的電壓噪聲傳播（包括返回路徑不連續性），模擬同步開關噪聲（SSN），并幫助您確定改進機會。Sigrity SPEED2000技術為封裝和/或PCB的SI和PI提供瞬態模擬環境?；ミB模型提取可用于支持純電路模擬器（如Cadence Sigrity SystemSI）中的反射聚焦（1級）或串擾聚焦（2級）模擬? 模擬器。此外，Sigrity SystemSI和SPEED2000技術可結合使用，以支持使用FDTD direct工作流進行詳細的功率感知（3級）SI分析。

另一個流行的Sigrity SPEED2000工作流是電源感知電氣規則檢查（ERC）。這項獨特的技術超越了傳統的阻抗和串擾規則檢查，包括來自可能振鈴的電源和接地層的估計噪聲耦合。

靜電放電（ESD）工作流程用于測試來自外部電源的突然和意外電流的影響，例如人體接觸或插入帶有電荷的電纜。該流程包括定義ESD槍模型的放置，然后觀察對電路板、信號和平面的影響。ESD模擬中包括瞬態電壓抑制（TVS）二極管及其鉗制電壓峰值的能力。

帶和不帶瞬態電壓抑制二極管的ESD模擬差異

特點

• 信號阻抗、串擾和返回路徑不連續性的全板屏蔽工作流程（無需模型）
• 基于仿真的SI規則檢查，考慮功率平面噪聲（無需模型）
• 模擬同步開關噪聲（SSN）并確定改進選項
• 獨特的電磁控制（EMC）模擬解決方案，支持具有非線性驅動器和接收器的設計
• 確定堆棧、平面幾何圖形和I/O配置變化的影響
• 觀察噪聲產生的位置，確定其傳播方式，并確定其是否保持在目標級別內
• 用于外部電路模擬器（如Sigrity SystemSI工具）的單個或耦合信號線互連模型提
• 取作為Sigrity SystemSI工具的FDTD直接引擎，支持系統級功率感知SI分析（不需要S參數）
• ESD工作流程提供關于TVS二極管有效性的反饋
• 使用Cadence SiP布局、Allegro? 封裝設計器和Allegro PCB設計器優化流程
• 在Mentor、Zuken和Altium flows中易于使用，在需要多結構設計支持時，可接受CAD數據庫的混合