Key Benefits

• 盡早發現潛在問題，節省成本和時間
• 可對從 DC 到 56GHz 以上的串行和并行鏈路進行統計、時域和頻域分析
• 簡單的基于模塊的原理圖編輯器，易于上手，并支持其他Cadence 相關工具

為了幫助您快速實現常規拓撲和標準接口的分析，Cadence? Sigrity? SystemSI? technology能夠對兩種典型的die-to-die鏈路自動進行信號完整性分析，包括帶去加重功能的SerDes鏈路和源同步并行總線。SystemSI technology采用頻域、時域和統計分析方法，能夠涵蓋從 DC 到 56GHz 以上的鏈路進行分析；這兩種功能配置均包含通用拓撲探索功能。

Sigrity SystemSI 提供的三大主要功能，能大大加快您的下一代接口設計。

Sigrity System Explorer

這一通用拓撲探索工具，完美適用于分析端到端的信號和電源拓撲，包括同時執行信號完整性或瞬態電源完整性分析。此外，您還可以在鏈路中包含更復雜的互連模型，將它們連接到單個驅動器/接收器/離散元件，從而自動為互連模型上的每個端口復制電路。

Sigrity SystemSI 并行總線分析

這是一款端到端的分析解決方案，主要針對源同步并行總線，如帶有 DDRx 內存接口的設計進行分析。借助Pre-layout功能（包括一個過孔模型生成向導），可以快速生成并連接模型，以便您利用這些模型繼續開展后續設計。隨著設計進一步完善，您可以代入更詳細的實際模型，以反映真實的硬件行為特性。并行仿真中考慮了介質損耗和導體損耗、反射、碼間干擾 (ISI)、串擾和同步開關噪聲(SSN)的影響。這些仿真能夠充分考慮非理想電源分配系統的影響。圖形化輸出和后處理功能，可為快速的系統設計迭代提供依據。

Sigrity SystemSI 串行鏈路分析

這是一款屢獲殊榮的chip-to-chip分析解決方案，主要針對高速 SerDes 設計，如 PCI Express?(PCIe?)、HDMI、SFP+、Xaui、Infiniband、SAS、SATA 和 USB，并支持基于基本的鏈路模板進行早期評估。對行業標準IBIS AMI發射器和接收器模型的支持讓您可以對來自多個供應商的芯片的串行鏈路進行信道行為仿真。如果您是芯片模型開發人員，您可以在SystemSI中進行 IBIS-AMI 模型的開發。您可以添加含多個封裝、連接器和電路板的模型，以反映整個信道本身的特性。仿真將發現潛在的串擾問題，并顯示和驗證芯片級“時鐘和數據恢復”(CDR) 技術的有效性。全信道仿真（包括數百萬個數據位）將確認鏈路整體的誤碼率(BER)水平，進而確定抖動和噪聲水平是否在指定的公差范圍內。

為了幫助您輕松熟悉操作環境，Sigrity SystemSI 從模塊化的原理圖編輯器開始工作，方便您利用非?；A的數據快速上手。隨著設計工作的進行，您可以代入更真實的模型來反映設計結構更細節的信息。

主要功能

• 精確處理非理想電源分配系統對 SI 的影響
• 同步評估各種 SI 效應，例如損耗、反射、串擾和同步切換輸出 (SSO)
• 支持行業標準的 IBIS AMI 發射器和接收器模型，因此即便串行鏈路使用了多個供應商提供的芯片，仍可以對其信道行為在SystemSI中進行仿真
• 高度自動化的測量和報告輸出功能