Key Benefits

• 快速且精準的信號/電源完整性和設計階段的EMI分析，S參數模型提取和頻域仿真
• 經過驗證的成熟技術，支持大型電路設計分析
• 能連接 Cadence 和其它供應商的 layout 數據庫

為了幫助用戶解決同步開關噪聲（SSN）、信號耦合、目標電壓水平等設計挑戰，Cadence? Sigrity? PowerSI?技術為整體的IC封裝/PCB 設計提供快速、精準、詳盡的電氣分析。該技術不僅可用于layout之前，生成電源完整性（PI）和信號完整性 (SI) 設計規則；也可用于 layout 之后，驗證性能、改進設計，而無需物理原型樣品。、

使用 Sigrity PowerSI 技術，用戶能更容易地通過廣泛研究，識別走線和過孔的耦合問題、同步開關輸出引發的電源/接地波動問題、以及設計區域低于或高于目標電壓等問題。此外，PowerSI 允許用戶提取與頻率相關的網絡參數模型 ，可視化復雜空間關系。

主要功能

• 通過AC分析評估地平面電壓的分布情況
• 建立IC封裝和電路板的供電網絡（PDN）準則
• 評估幾何圖形間的電磁耦合，以更好地完成元件、過孔和去耦電容的布局
• 提取與頻率相關的 S，Z，Y 參數，用于最后的時域 SSN仿真的封裝和電路板建模
• 通過呈現近場定量，來預測能量的泄漏
• 評估去耦電容策略并驗證布局影響，以實現寬帶建模，包括精確的DC性能特征（專利申請中）
• 無縫集成3D解決方案，適用于IC封裝和電路板
• 分布式計算選項能加速分析時間（需要額外的許可證）
• 強力支持 HSPICE工作流
• 已針對 Cadence SiP Layout、 Allegro? PackageDesigner 和 Allegro PCB Designer 流程進行優化
• 可用于 Mentor、Zuken 和 Altium 流程，穩定可靠，并且接受混合 CAD 數據庫，適用于需要支持多結構設計的情況