Key Benefits

• 通過設計同步分析信號完整性、電源完整性，無縫銜接PCB設計與仿真分析
• Allegro設計界面與Sigrity分析引擎緊密結合
• 無需信號完整性模型即可快速篩查設計中的信號完整性問題
• 實現在Allegro system capture界面中進行拓撲結構的電路模擬假設分析
• 加速設計成功的同時，降低產品成本
• 在約束驅動流程中提供設計同步分析SI/PI

Cadence? Sigrity? Aurora為布局前、設計中、以及布局后的PCB設計提供設計同步信號和電源完整性分析。集成Cadence Allegro?的PCB編輯和布線技術，Sigrity Aurora用戶能夠在設計周期的早期，通過假設分析，設置更精確的設計約束、減少設計迭代。

Sigrity Aurora可直接在Allegro PCB數據庫中進行讀寫，從而快速準確地集成設計與分析結果。并提供基于SPICE的模擬器和Sigrity專利的嵌入式混合場求解器，提取2D和3D結構。必要時，可支持帶電源影響的IBIS（行為）模型，以及晶體管級模型。并行總線和串行通道架構可以在布局前進行探索、比較備選方案；在布局后對所有相關信號進行全面分析直流電源完整性分析可測量源和負載之間的任一電壓降。其結果可在設計窗口中以電壓、電壓降、或電流密度的可視化方式呈現。設計人員可任意更改設計，并快速了解設計變更造成的影響；而無需離開Allegro PCB設計界面。

主要功能

• 通過軟件自帶工作流程，引導用戶成功完成包括：壓降、串擾、以及反射等在內的設計同步分析
• 盡早發現設計錯誤，減少設計返工、提高一次性設計成功概率
• 通過參數掃描探索分析，提高產品性能
• 在設計早期階段探索拓撲結構備選方案
• 用戶可加入Allegro PCB Symphony Team Design實時在線設計中，同時進行設計同步SI/PI分析，而無需添加設計副本