Key Benefits

• 用于單芯片和多芯片引線鍵合，倒裝芯片和晶圓級芯片封裝，硅中介層，芯片堆疊以及其他高級封裝技術的完整的從前端到后端的物理設計全流程
• 基于芯片/封裝級優化的有效及芯片級IP保護的分布式協同設計
• 約束驅動的基板互連設計，提取，建模和信號完整性分析

Cadence? Allegro? Package Designer Plus能夠實現約束驅動的設計校正的封裝基板布局。它支持用于單芯片和多芯片BGA / LGA封裝設計的完整的從前端到后端的物理實現流程。提供了一組針對特定封裝特性的強大功能，例如動態庫開發，連接生成/優化，多層引線鍵合，協同設計，管芯堆疊和TSV，嵌入式腔體，推式布線，報告和量產輸出。

Allegro Package Designer Plus 用戶界面

系統設計集成

Allegro Package Designer Plus與Cadence OrbitIO?系統規劃全集成，可提供完整的封裝物理設計功能，以幫助您更早地，更有信心地進行戰略權衡。

該工具還提供與Cadence Sigrity?，Clarity?和Celsius?分析技術的直接接口，提供集成的布局和分析流程，支持大部分先進的IC封裝技術，例如復雜的引線鍵合，銅柱，FOWLP，2.5D，3D ，BGA和PoP。

主要功能

• 具有實時校正的數據庫，物理設計規則和電氣約束的實時DRC的單芯片和多芯片封裝的優化物理布局解決方案
• 約束驅動的“一推一推”交互式布線，自動交互和全自動布線
• 提供復雜的設計規則和電氣約束驅動布局
• 包括核心DesignTrue DFM規則檢查法
• 可視化并執行3D引線和設計規則檢查

Allegro Package Designer Plus 3D界面