什么是OrCAD Sigrity ERC？

OrCAD? Sigrity? Electrical Rules Check （ERC）使PCB設計師能夠篩選PCB設計的信號質量，而無需指定任何仿真模型或成為信號完整性專家。除了基于簡單幾何結構的DRC之外，整個PCB設計還可以評估阻抗不連續性、過度串擾和返回路徑不連續性。在PCB布局期間使用OrCAD Sigrity ERC可以減少總體設計時間，因為不會給SI專家帶來過多的信號質量問題，這些問題可以在PCB布局階段發現并解決。

Product Highlights

與OrCAD PCB編輯器完全集成

定位信號質量問題，通過ERC和布局之間的交叉探測，在OrCAD PCB編輯器畫布內進行更改。

簡易安裝

輕松設置和運行設計的ERC分析，而無需提供任何仿真模型或成為信號完整性專家。

PCB設計人員的ERC

通過執行跟蹤耦合檢查、跟蹤阻抗檢查、網絡耦合檢查等，識別基于幾何結構的DRC遺漏的信號問題。

綜合成果表

通過全面、清晰的圖形結果表提供的可操作結果，輕松解決關鍵信號質量問題。

高級信號質量檢查

評估違反電氣規則檢查的影響，并使用高級基于時域模擬的規則檢查（SRC）進行權衡。

經得起未來考驗的可擴展性

了解設計技術和產品可以隨著未來不斷變化的技術挑戰而增長，從而最大限度地增加投資。