Key Benefits

• 通過盡早發現布線前、后的潛在問題，降低設計成本，縮短設計時間
• 通過驗證 AC、DC 和電源紋波分析來確?？煽康碾娫捶峙?/span>
• 在整個PCB電路板/封裝接口上優化 PDN
• 使用基于模塊的原理圖編輯器，輕松解決系統級功耗分析問題

幫助您快速驗證電源分配網絡 (PDN) 的充足性、有效性和穩定性，Cadence? Sigrity? Advanced PI 可使電源完整性 (PI) 專家跨越多個電路板和封裝，從每個接收器的每個電源進行 PDN 仿真驗證。

Cadence Allegro? PowerTree? 技術可使您在物理設計開始之前進行分析，并驗證在邏輯設計階段中定義的物料清單。隨著物理實現的進展，您可以復用 PowerTree 設置，從而讓各個設計階段中的 DC 和 AC 電源完整性分析成為一鍵式流程。

圖 1：精確仿真各種有問題的實際結構，例如開孔開槽、過孔區域、焊接金線和頸縮

兼顧熱影響的 DC 分析

Sigrity PowerDC ?技術為 IC 封裝和 PCB 設計過程的簽核環節提供有效的 DC 分析，包括電/熱協同仿真，以最大程度地提高準確性。Sigrity PowerDC 技術可快速精確地定位 IR壓降過大的情況，以及電流密度過大的區域和溫度過高的熱點區域，最大程度地降低設計失效的風險。

AC分析

Sigrity OptimizePI ?技術可對PCB電路板和 IC 封裝進行完整的AC分析。該技術支持在布線前、后進行研究，快速定位最佳的去耦電容選擇和擺放位置，從而盡可能地以低成本來滿足您的 PDN 需求。根據目標阻抗約束條件檢查 PDN 阻抗曲線，確保設計符合 PDN 規范。

電源紋波分析

Sigrity SPEED2000 ?技術中的電源地噪聲耦合仿真分析流程可用于對 I/O 電源進行直接的時域電源/地噪聲仿真。Sigrity Advanced PI 提供了一種針對 PCB 或 IC 封裝的直接時域電源完整性仿真方法，而無需提取 S 參數模型后再使用在 SPICE 仿真中。該方法提供了穩定的仿真結果，而且比其他方式更為節省時間。

Sigrity Topology Explorer

通用的拓撲探索功能，可用于探索多個系統設計中的電源拓撲。您可以通過連接多個芯片、封裝和電路板的電源端口，來創建并仿真完整的“電源——接收器”連接。通過電壓調節器模塊 (VRM) 模型，可以使用 Sigrity PowerSI ? 或 Cadence Clarity ?3D Solver 為每種結構創建的 PDN 模型來添加激勵。從電源到接收端的每個關鍵點處， PDN電壓可以通過直觀的時域視圖呈現出來。您可以確定 PDN 的任何部分是否存在導致系統規范范圍內的供電不足問題。

圖 2：Sigrity Topology Explorer 界面直觀，您可以輕松跨多個電路板以及芯片和封裝連接 PDN 互連模型，并查看對電源穩定性的影響

主要功能

• 使用在原理圖設計階段提取的 PowerTree 數據（電源/接收器定義）自動設置 DC 仿真識別難以發現的高電阻布線頸縮區域，并在數千個過孔中找到對應熱應力下失效的過孔
• 確定能否在不增加 DC 或熱可靠性風險的前提下減少平面層
• 降低新設計和后期產品的 PDN 成本
• PDN 性能可視化直觀、可交互