1. <dd id="8yofx"><track id="8yofx"></track></dd>

    2. <button id="8yofx"><acronym id="8yofx"><input id="8yofx"></input></acronym></button>
      400-0519-668
      免費服務熱線
      System Analysis
      當前位置:首頁/產品中心/System Analysis
      Sigrity XcitePI Extraction
      全芯片PDN模型和兼顧電源影響的I/O網絡分布式模型

      產品簡介

      Key Benefits

      • 準確的分布式模型(包括 TSV),可反映真實的電路行為
      • 有效提取電源網格結構和 I/O 信號互連結構的互感和耦合電容
      • 最大限度提高精度,且芯片模型緊湊、引腳密度高


      Cadence? Sigrity? XcitePI? Extraction 技術可以支持 GDSII 或 LEF/DEF 格式的芯片版圖數據,生成由完全分布式的 PDN 和多個 I/O 網絡組成的,包含所有信號、電源和地網絡之間的電磁耦合效應的綜合 SPICE 模型。這些模型可與封裝和PCB電路板模型結合,用于進行芯片/封裝/電路板的電源完整性 (PI) 分析或兼顧電源感知的信號完整性 (SI) 分析。

      通過一系列的電氣性能評估與可視化選項,XcitePI Extraction流程可以為設計迭代提供有效支持。這些選項顯示了改變電容位置、bump、焊盤和電源網格設計時的影響,幫助設計團隊避免昂貴的后期重新設計。



      主要功能

      • 快速進行what-if假設實驗,以達到改進設計性能的目標
      • 通過壓縮整個多層電源、接地與/或信號連接模型,使得電路規模更加緊湊
      • 在芯片設計的任何階段,即使芯片尚未完成,也能進行簡單輕松的仿真
      • 生成全芯片 PDN 的 SPICE 模型,用于芯片/封裝/PCB電路板仿真
      • 生成芯片級的信號/電源/地耦合的SPICE模型,用于高速通道和總線的芯片/封裝/電路板分析
      • 包括MCP連接協議,可輕松實現與封裝和 IBIS 模型的連接
      • 所生成的模型包括TSV結構的寄生效應
      • 將潛在的芯片性能問題可視化
      • 評估片上去耦電容的實現方案
      • 對去耦電容、bump、金線、過孔尺寸和位置進行what-if假設分析
      无码国产在线大胸,老人乱子伦精品无码专区,少妇性播放456免费视频,亚洲福利自慰呻吟
      1. <dd id="8yofx"><track id="8yofx"></track></dd>

      2. <button id="8yofx"><acronym id="8yofx"><input id="8yofx"></input></acronym></button>